(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-232478

(43)公開日 平成6年(1994)8月19日

(51)Int.Cl. ⁶		識別記号	庁内整理番号	FI	技術表示箇所
H01L	43/08	Z	9274-4M		
G 0 1 R	33/06	R	8203-2G		
H01L	27/22		9274-4M		


		審査請求	未請求 請求項の数2 OL (全 4 頁)	
(21)出顯番号	特顯平5-18570	(71)出願人	000003218 株式会社費田自動磁機製作所	
(22)出願日	平成5年(1993)2月5日	月 5 日	愛知県刈谷市豊田町 2丁目 1番地	
		(72)発明者	井川 保志	
			愛知県刈谷市豊田町2丁目1番地 株式会 社豊田自動輸機製作所内	
		(74)代理人	弁理士 大管 義之	

(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】 回路の発熱部からの熱に起因する抵抗索子間 での出力誤差を低減化するとともに、面積効率を向上さ せてチップサイズを小型化する。

【構成】 半導体基板2の上部には磁気抵抗素子5のみを形成するスペースを設けず、I C発熱部3の上部に層間絶縁層4 a、金属層4 b、および層間絶縁層4 cの3層構造から成るコンデンサ4を形成し、その上部に強磁性体薄膜である磁気抵抗素子5をパターニングして形成する。I C発熱部3で発熱があっても、発生した熱は金属層4 b で分散され、この面内では略均一な熱分布となる。そのため、コンデンサ4の上部に設けられた磁気抵抗素子5間での熱に起因する出力誤差は低減される。面積効率も向上してチップサイズも小型化される。



【特許請求の範囲】

【請求項1】 抵抗索子のパターンと該抵抗索子から得られる信号を処理する回路部とが、1つの半導体基板に集積回路化されて形成される半導体装置において、前記抵抗索子のパターンは、前記回路部に設けられる層間絶縁層と金属層とから成る積層構造体の上部に形成されることを特徴とする半導体装置。

1

【請求項2】 前記積層構造体は、コンデンサであると とを特徴とする請求項1記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置に係り、特に、熱分布を考慮した構成の半導体装置に関する。 【0002】

【従来の技術】半導体装置の集積化が進み、たとえば半 導体装置の主要回路部が形成されている領域の近傍に、 抵抗やその他の素子を形成することが一般的になっている。

【0003】たとえば、外部磁界の変化に応じて抵抗率が変化する磁気抵抗素子を、その磁気抵抗素子からの信 20号を処理する回路とともに同一チップ上に形成した半導体装置が知られている。その一例として、特開昭59~159565号公報に記載されている装置がある。この装置は、上記公報中の第3図に図示されているように、MRIC(Magnetic Resistive Integrated Circuit以下、同じ)として半導体チップ上に集積化されて形成されているものである。

【0004】以下、上記公報中に示されている装置を再現する図3(a) 乃至(e) を参照して、この従来例を説明する。図3(a) に示すように、半導体基板30には、磁 30気抵抗素子MR1、MR2、MR3、MR4、(図3(e)参照)からの信号の処理を行うための集積回路31と、この回路の端子部となるバッド31Aが設けられ、また同図(b) に示すように、この半導体基板30の表面にパッド31Aを除いてガラス若しくはシリコン酸化膜より成る絶縁層32がコーティングされ、さらに同図(c) に示すように、Fe-Ni若しくはNi-Co合金より成る磁気抵抗素子膜33が絶縁層32の上に蒸着されている。

【0005】そして、同図(d) に示すように、磁気抵抗 40素子膜33がエッチング処理されて磁気抵抗素子のバターン33Aが形成され、次いで、上記半導体基板30は、同図(e) に示すように基台34に接着され、かつボンディングワイヤ35により基台34の端子とバッド31Aとが電気的に接続されている。

[0007]

【発明が解決しようとする課題】ところで、一般に磁気抵抗素子の特性は温度依存性(たとえば、抵抗温度係数)を有している。したがって、回路部が発する熱を考慮すると、その近くに磁気抵抗索子が複数個設けられている場合には、抵抗索子の温度が上昇することによる特性の変化だけでなく、各磁気抵抗索子と回路部の位置関係(距離)によって磁気抵抗索子間に出力誤差が生じてしまうという問題があった。

【0008】これを防ぐための1つの手段としては、各 磁気抵抗素子を回路部からの熱の影響が小さくなるよう な距離を隔てて形成することが考えられる。しかしなが ら、この場合、回路部の他に磁気抵抗素子を形成するための領域を確保しなければならず、チップサイズが大型 化してしまうという問題があった。

【0009】上記図3に示す例は、集積回路31の上部 に 絶縁膜32を挟んで磁気抵抗素子MR1~MR.を形成する構成とすることによりチップサイズの問題を解決しているが、各磁気抵抗素子間の出力が熱による影響の ために誤差が生じるという問題が残ってしまう。すなわち、発熱部である集積回路31と磁気抵抗素子MR1~MR,との間の絶縁膜32の熱伝導率は低いため、その 絶縁膜32上においては熱分布が不均一になりやすく、各磁気抵抗素子MR1~MR4の温度が異なった状態となってしまうことがある。したがって、この場合、各磁気抵抗素子MR1~MR4間が異なった条件のもとに置かれるため、出力誤差が生じてしまうという問題があった。

【0010】上述のような問題は、磁気抵抗素子のみに関するものではなく、温度依存性を有する素子を、発熱量が比較的大きい回路部とともに同一チップ上に形成する場合に生じてしまうが、特に上述の例のような外部物理量を検出する装置において考慮しなければならない。【0011】本発明は、上記問題を解決するものであり、その課題は、回路の発熱部からの熱に起因する抵抗素子間での出力誤差を低減化するとともに、面積効率を向上させてチップサイズを小型化することである。

[0012]

【課題を解決するための手段】本発明の半導体装置は、 抵抗素子のパターンと該抵抗素子から得られる信号を処理する回路部とが、1つの半導体基板に集積回路化され て形成される半導体装置において、上記抵抗素子のパターンは、上記回路部に設けられた層間絶縁層と金属層と から成る積層構造体の上部に形成される。

[0013]

【作用】本発明においては、抵抗素子のバターンは、回路部の層間絶縁層と金属層とから成る、たとえばコンデンサである積層構造体の上部に形成される。

【0014】このため、作動中に抵抗素子から得られる 50 信号を処理する回路部で発熱があっても、発生した熱は 積層構造体の金属層にて分散されるため、この金属層の 面内では略均一な熱分布となる。

【0015】したがって、抵抗素子は均一な熱分布を有 する積層構造体の上部に形成されているため、発生した 熱に起因する抵抗素子間での出力誤差が低減されること になる。また、抵抗索子を形成する位置は回路部の上部 であり、回路部の他に抵抗索子を形成するためのための 領域を設ける必要は無いので、面積効率が向上して、チ ップサイズが小型化される。

[0016]

【実施例】以下、本発明の半導体装置の一実施例として 磁気検出装置を採り上げ、その構成を図面を参照しなが ら説明する。なお、本発明の磁気検出装置も図3に示し た従来例と同様に1つの半導体チップにMRICとして 集積化されて形成されている。

【0017】図1は、本発明の一実施例である磁気検出 装置が構成される半導体チップの内部構造を示す断面図 であり、図2はその要部のみを示す概略的平面図であっ て、図1は図2の半導体チップのA-A断面図である。 【0018】図1及び図2に示すように、半導体チップ 20 1は、たとえばシリコンから成る半導体基板2の上方 に、後述の磁気抵抗素子(以下、MREと略記する)か らの信号を例えば増幅あるいは波形整形処理する集積回 路(以下、ICと略記する)の発熱部3が形成されてい る。なお、この発熱部3は、「Cからの発熱を便宜上1 つの構造体として示しているに過ぎない。

【0019】また、IC発熱部3の上方には、層間絶縁 層4 a、金属層4 b、および層間絶縁層4 c の3 層構造 体から成るコンデンサ4が形成されている。このコンデ ンサ4の層間絶縁層4a, 4cは、たとえばその層厚が 30 数1000Aのシリコン酸化膜であり、金属層4bはた とえばその層厚が10000~3000人のアルミニ ウムあるいはアルミニウムとポリシリコンである。

【0020】この4a, 4b, 4cから成る3層構造体 は、通常のIC製造工程においてコンデンサを形成する 工程で形成されるものである。したがって、との3層構 造体を形成することによって、製造工程が複雑になるこ とはない。

【0021】そして、コンデンサ4の上方には、強磁性 体薄膜をパターニングして形成されるMRE5が複数個 40 配設されている。なお、図では便宜上2個のみ示してあ る。これらMRE5は、たとえば外部磁界の大きさや方 向に応じてその抵抗率が変化する素子であり、磁気検出 装置であるMR I Cをレイアウトする場合、被検出磁界 の性質によりMREの配置およびパターンが決まる。本 実施例ではICブロセスで形成される積層構造を有する コンデンサの上方に配設している。

【0022】次に、IC発熱部3の両側方の半導体基板 2の上方には「Cパッド6が形成されており、さらにコ ンデンサ4とMRE5の上方領域を除きそのICパッド 50 【0031】

6を覆って開口部7aを有する絶縁膜7が設置されてい

【0023】そして、絶縁膜7にはスルーホールが設け られ、開口部7aから露出するICパッド6とMRE5 とを電気的に接続してMREパッド8が形成されてい る。次に、MREパッド8が形成された半導体基板2の 上方には、開口部9 a を有するパッシベーション膜9が 設置されている。そして、開口部9aから露出するMR Eバッド8の上方には、電極パッド10(図1には特に 10 示さず、図2に示す)が設置されている。

【0024】なお、図2には、半導体基板2とその上方 に形成されたIC発熱部3、コンデンサ4、MRE5、 および電極パッド10のみを示し、他の部材は図面を見 やすくするために省略してある。

【0025】上記のように、本実施例の磁気検出装置 は、半導体チップ1上においてIC発熱部3を形成する 領域の他にMRE5を形成するスペースを設けずに、I C発熱部3の上部に形成された層間絶縁層4a、金属層 4 b、および層間絶縁層4 cの3層構造から成るコンデ ンサ4の上部にMRE5を形成した構成である。したが って、チップの面積効率が良くチップサイズが小型化す

【0026】また、上記3層構造から成るコンデンサ4 の金属層4bは熱伝導率が高いので、IC発熱部から発 生した熱はその金属層4bで分散されて、この面内では 熱分布が略均一になる。 したがって、 このコンデンサ4 の上部に形成されている複数のMRE5の周辺温度はほ とんど同じになり、各MRE5が等しい温度のもとに置 かれるので、IC発熱部3の発熱に起因するMR E間で の出力誤差が低減することになる。

【0027】さらに、上記コンデンサ4の金属層4bか らアルミニウム配線または銀ペイストなどを引き出すよ うにすれば金属層4bから熱が逃げやすくなり、全体の 温度を下げることができ、より正確な磁気検出が可能と なる。

【0028】上記のように、本実施例によれは、IC作 動中に発熱があっても、MRE間での熱に起因する出力 誤差を低減することができる。そのうえ、面積効率が向 上してチップサイズを小型化できる。

【0029】なお、上記実施例においては、層間絶縁 層、金属層、および層間絶縁層の3層構造体がコンデン サである場合を例にとり説明したが、特にコンデンサに 限られないことは勿論であり、ICプロセスで作製され る絶縁層と金属層の積層構造を有する他の素子にも本発 明は適用可能である。

【0030】また、上記実施例においては、絶縁層と金 属層の積層構造体の上部に磁気抵抗素子を形成したが、 本願発明はこれに限ることはなく、温度依存性を有する 一般的な抵抗素子である場合にも適用可能である。

5

【発明の効果】本発明によれば、ICの発熱部の上部に 層間絶縁層と金属層からなる積層構造体を形成しその上 部に抵抗素子を形成する構造としたので、IC作動中に 発熱があっても、抵抗素子間での熱に起因する出力誤差 を低減することができる。また、面積効率が向上して、 チップサイズを小型化できる。

【図面の簡単な説明】

【図1】本発明の一実施例の半導体装置の内部構造を示す断面図である。


【図2】図1の要部のみを示す概略的な平面図である。*10 5

*【図3】従来の磁気検出装置の一例を製造工程ととに示した斜視図である。


【符号の説明】

- 2 半導体基板
- 3 I C発熱部
- 4 コンデンサ
- 4 a 層間絶縁層
- 4 b 金属層
- 4 c 層間絶縁層
- 5 磁気抵抗索子

【図1】



【図2】



【図3】

